

Laboratorio 4: Amplificadores JFET

Sofía Modernell, Guadalupe Sosa, Victoria Etcheverry

Carrera: Ingeniería en Mecatrónica, Universidad Tecnológica (UTEC)

Fray Bentos, Uruguay

victoria.etccheverry@estudiantes.utec.edu.uy, sofia.modernell@estudiantes.utec.edu.uy, guadalupe.sosa@estudiantes.utec.edu.uy

21 de junio de 2025

Resumen—En esta práctica se analizaron tres configuraciones del transistor JFET J112: polarización fija, autopolarización y polarización por divisor de tensión. Se caracterizó el componente identificando sus terminales y parámetros clave. A través de simulaciones, cálculos teóricos y mediciones experimentales, se estudió su comportamiento en corriente continua y alterna. Se observó que el valor real de los parámetros difería de los asumidos teóricamente, explicando las diferencias entre resultados simulados y prácticos. También se analizó la respuesta del circuito ante variaciones de frecuencia, destacando el impacto de la configuración de polarización en la ganancia, impedancia y estabilidad del sistema.

Keywords: Amplificadores JFET, polarización fija, autopolarización, divisor de voltaje, simulación, punto de operación (Q), ganancia, impedancia.

Abstract—This practice analyzed three configurations of the JFET J112 transistor: fixed bias, self-bias, and voltage divider bias. The component was characterized by identifying its terminals and key parameters. Through simulations, theoretical calculations, and experimental measurements, its behavior under direct current (DC) and alternating current (AC) conditions was studied. It was observed that the actual parameter values differed from those assumed theoretically, explaining the discrepancies between simulated and practical results. The circuit's response to frequency variations was also analyzed, highlighting the impact of the bias configuration on gain, impedance, and system stability.

I. INTRODUCCIÓN

En el estudio de los dispositivos semiconductores, los transistores de efecto de campo tipo JFET (Junction Field-Effect Transistor) ocupan un lugar relevante por su comportamiento controlado por voltaje y su alta impedancia de entrada. Estos dispositivos permiten amplificar señales y funcionar como interruptores electrónicos con bajo consumo de energía. El presente informe se enfoca en el análisis del funcionamiento de transistores JFET tanto en régimen de corriente continua (DC) como en corriente alterna (AC), explorando sus diferentes configuraciones de polarización y su respuesta ante señales de entrada variables. A través de la caracterización de parámetros eléctricos clave y la interpretación de sus curvas características, se busca comprender de forma más profunda su comportamiento y aplicaciones prácticas en circuitos electrónicos.

II. OBJETIVOS

Objetivo general

Analizar el comportamiento de transistores JFET en configuraciones de corriente continua y corriente alterna, contrastando los principios teóricos con observaciones experimentales y simulaciones, con el propósito de comprender su funcionamiento y aplicaciones prácticas en circuitos electrónicos.

Objetivos específicos:

- Caracterizar el transistor JFET, determinando sus parámetros eléctricos mediante consulta de hojas de datos y mediciones experimentales.
- Analizar el funcionamiento del JFET en diferentes configuraciones de polarización en condiciones de DC y AC.
- Evaluar el desempeño del transistor en condiciones de corriente continua y corriente alterna, identificando variaciones en voltaje, corriente y transconductancia.
- Comparar los datos obtenidos de cálculos teóricos, simulaciones en Matlab y mediciones prácticas.
- Analizar la influencia de la frecuencia de señal de entrada en el rendimiento del JFET, analizando su estabilidad y respuesta en distintas condiciones.

III. MATERIALES UTILIZADOS

TABLE I

MATERIALES UTILIZADOS

MATERIALES	CANTIDAD
Multímetro digital	1
Fuente DC	1
Protoboard	1
Transistor JFET de canal N J112	1
Osciloscopio	1
Led rojo	1
Capacitor electrolítico de 10 μ F	3
Generador de señales	1
Resistencia 750 Ω	1
Resistencia 1K Ω	1
Resistencia 1.5K Ω	1
Resistencia 2K Ω	1
Resistencia 100K Ω	1
Resistencia 910K Ω	1
Resistencia 1M Ω	1
Cables	-

IV. MARCO TEÓRICO

Amplificadores con Transistores FET

Los amplificadores construidos con transistores de efecto de campo (FET) destacan por ofrecer alta impedancia de entrada, bajo consumo de energía y buen desempeño en frecuencia, todo en un diseño compacto. Entre los FET más utilizados se encuentran los JFET, MOSFET de empobrecimiento y MESFET.

A diferencia de los BJT (que son controlados por corriente), los FET son dispositivos controlados por voltaje, ya que la corriente de drenaje se regula mediante un voltaje aplicado en la compuerta. Este comportamiento permite usar modelos de

señal pequeña más simples en análisis de AC, gracias a que la corriente de entrada puede considerarse prácticamente nula. En lugar del parámetro β de los BJT, los FET se caracterizan por su transconductancia (g_m).

Los FET pueden trabajar tanto en modo lineal (amplificador) como en modo digital, siendo los MOSFET tipo enriquecimiento muy comunes en circuitos CMOS debido a su mínimo consumo.

Existen tres configuraciones clásicas:

- Fuente común: amplifica con inversión de fase.
- Drenaje común (source follower): proporciona ganancia unitaria sin inversión.
- Compuerta común: entrega ganancia sin inversión y menor impedancia de entrada.

Aunque en general los FET entregan una ganancia de voltaje menor a los BJT, su impedancia de entrada mucho mayor los hace ideales para ciertas aplicaciones, especialmente en etapas de entrada y en dispositivos que requieren aislamiento o sensibilidad alta.

Transistor JFET

El transistor JFET posee tres terminales principales: compuerta (G), drenaje (D) y fuente (S). La corriente que circula entre drenaje y fuente está controlada por el voltaje aplicado entre compuerta y fuente. Este control unidireccional mediante voltaje diferencia al JFET de los dispositivos controlados por corriente, como el BJT.

La correcta identificación y comprensión de los terminales y su función es fundamental para el análisis y diseño de circuitos amplificadores basados en JFET.



Fig.1 Configuración de terminales en transistores JFET; (a) tipo N y (b) tipo P.




Fig.2 Parámetros eléctricos en transistores JFET; (a) tipo N y (b) tipo P.

Modelo de señal pequeña del JFET

Para el análisis en corriente alterna, el JFET se representa mediante un modelo de señal pequeña que permite estudiar su comportamiento ante señales de baja amplitud.

El modelo de señal pequeña se compone de:

- Una fuente de corriente controlada por voltaje $g_m \cdot V_{gs}$, conectada entre drenaje y fuente.
- Una impedancia de entrada Z_i muy alta, modelada como circuito abierto (del orden de 10^9 ohmios o más).

c. Una impedancia de salida Z_o , modelada por un resistor r_d entre drenaje y fuente, típicamente entre 20 k Ω y 100 k Ω .

En la práctica, si r_d es mucho mayor que otras resistencias del circuito, puede despreciarse para simplificar el análisis.

Este modelo se aplica a configuraciones como fuente común, drenaje común y compuerta común, y permite calcular:

- Ganancia de voltaje A_v
- Impedancia de entrada Z_i
- Impedancia de salida Z_o

Además, refleja el desfase típico de 180 grados entre entrada y salida en configuración fuente común.

En este modelo, la señal de entrada V_{gs} (voltaje compuerta-fuente) controla la corriente de salida I_d (corriente de drenaje), a través de un parámetro fundamental: la transconductancia g_m .

g_m indica la variación de la corriente de drenaje I_d ante pequeños cambios en el voltaje compuerta-fuente V_{gs} . Es análoga al parámetro beta en los BJT, pero aquí el control es por voltaje, no por corriente. Gráficamente, g_m es la pendiente de la curva I_d en función de V_{gs} en el punto de operación. Análiticamente, se obtiene derivando la ecuación de Shockley o expresándolo en función de I_{dss} , V_p y V_{gs} . También puede expresarse directamente en función de la corriente de polarización I_d .

g_m aumenta al acercarse V_{gs} a 0 y tiende a cero cuando V_{gs} se acerca a V_p .

Configuración de polarización fija del JFET

Utiliza una fuente de polarización VGG aplicada a través de una resistencia R_G para fijar V_{GS} .

Los capacitores C_1 y C_2 actúan como acoplamientos, permitiendo el paso de señales de CA y bloqueando las de CD, por lo que se consideran cortocircuitos para análisis en CA.

Fuente de corriente controlada por voltaje $g_m \cdot v_{gs}$ entre drenaje y fuente.

Resistencia r_d en paralelo con R_D (resistencia de drenaje).

Impedancia de entrada Z_i determinada por R_G .

Impedancia de salida Z_o dada por el paralelo de r_d y R_D .




Fig.3 Circuito de polarización fija con transistor JFET.




Fig.4 Sustitución del modelo re de un circuito con polarización fija del JFET

Z_i	Z_o	$A_v = \frac{V_o}{V_i}$
Alta (10 M Ω)	Mediana (2 k Ω)	Mediana (-10)
$= R_G$	$= R_D \parallel r_d$	$= -g_m(r_d \parallel R_D)$
	$\equiv R_D$ ($r_d \gg 10 R_D$)	$\equiv -g_m R_D$ ($r_d \gg 10 R_D$)

Fig.5 Ecuaciones de polarización fija del JFET en AC. Configuración de autopolarización del JFET

Esta configuración requiere únicamente una fuente de corriente directa (VDD).

Se incorpora una resistencia R_S en el terminal de la fuente, que genera un voltaje negativo en la compuerta respecto a la fuente para estabilizar el punto de operación.




Fig.6 Circuito de autopolarización con transistor JFET.

a. Caso 1: R_S puentado con capacitor C_S

En corriente directa, C_S actúa como circuito abierto, permitiendo que R_S defina el punto de operación.

En corriente alterna, C_S se comporta como un cortocircuito, anulando el efecto de R_S y aumentando la ganancia.




Fig.7 Sustitución del modelo re de un circuito con autopolarización del JFET, sin R_S .

Z_i	Z_o	$A_v = \frac{V_o}{V_i}$
Alta (10 M Ω)	Mediana (2 k Ω)	Mediana (-10)
$= R_G$	$= R_D \parallel r_d$	$= -g_m(r_d \parallel R_D)$
	$\equiv R_D$ ($r_d \gg 10 R_D$)	$\equiv -g_m R_D$ ($r_d \gg 10 R_D$)

Fig.8 Ecuaciones de autopolarización del JFET en AC.

b. Caso 2: R_S sin capacitor de bypass

En este caso, R_S actúa también en corriente alterna, reduciendo la ganancia debido a la realimentación degenerativa.

El signo negativo indica inversión de fase de 180 grados entre entrada y salida.




Fig.9 Sustitución del modelo re de un circuito con autopolarización del JFET, con R_S .




Fig.10 Sustitución del modelo re de un circuito con autopolarización del JFET, con R_S y r_d .

Z_i	Z_o	$A_v = \frac{V_o}{V_i}$
Alta (10 M Ω)		Baja (-2)
$= R_G$	$= \frac{[1 + g_m R_S + \frac{R_S}{r_d}] R_D}{[1 + g_m R_S + \frac{R_S}{r_d} + \frac{R_D}{r_d}]}$	$= \frac{g_m R_D}{1 + g_m R_S + \frac{R_D + R_S}{r_d}}$
	$= R_D$ ($r_d \gg 10 R_D \text{ o } r_d = \infty \Omega$)	$\equiv -\frac{g_m R_D}{1 + g_m R_S}$ ($r_d \gg 10 (R_D + R_S)$)

Fig.11 Ecuaciones de autopolarización del JFET en AC. Configuración del divisor de voltaje del JFET

Esta configuración es una adaptación de la configuración clásica utilizada en BJT.

Se utilizan dos resistencias, R_1 y R_2 , para fijar el voltaje en la compuerta.

Solo se requiere una fuente de corriente directa VDD.

Puede incluirse una resistencia R_S con un capacitor C_S para controlar la ganancia.

Las fuentes de corriente directa se reemplazan por cortocircuitos.




Fig.12 Circuito de divisor de voltaje con transistor JFET.




Fig.13 Sustrucción del modelo re de un circuito divisor de voltaje JFET

Z_i	Z_o	$A_v = \frac{V_o}{V_i}$
Alta (10 MΩ)	Mediana (2 kΩ)	Mediana (-10)
$= R_1 \parallel R_2$	$= R_D \parallel r_d$	$= -g_m(r_d \parallel R_D)$
	$\approx R_D$ ($r_d \approx 10 R_D$)	$\approx -g_m R_D$ ($r_d \approx 10 R_D$)

Fig.14 Ecuaciones de divisor de voltaje JFET en AC.

Conceptos importantes sobre JFET y amplificadores con FET

La transconductancia g_m mide la variación de la corriente de drenaje I_D ante cambios en el voltaje compuerta-fuente V_{GS} . Una mayor pendiente en la curva I_D vs. V_{GS} implica un mayor valor de g_m .

En las hojas técnicas, g_m suele aparecer como y_{fs} .

Cuando V_{GS} es la mitad del valor de estrangulamiento, g_m es la mitad de su valor máximo.

La impedancia de salida es similar a la de los BJT y se define como $r_d = 1/y_o$.

Las ganancias típicas de los amplificadores con FET van desde 2 hasta 20. Las configuraciones con capacitor de bypass presentan mayor ganancia que las que no lo tienen.

El análisis en corriente alterna (AC) es igual para JFET y MOSFET tipo empobrecimiento. Los MOSFET tipo enriquecimiento usan el mismo modelo pero con una fórmula diferente para g_m .

Las configuraciones fuente-seguidor y compuerta común no invierten la señal (desfase 0°), mientras que las demás configuraciones sí invierten la señal (desfase 180°).

En la mayoría de las configuraciones, la impedancia de salida está dominada por la resistencia R_D , salvo en la fuente-seguidor, donde depende de R_S y g_m .

La impedancia de entrada es alta en casi todas las configuraciones, excepto en la compuerta común, donde es baja.

V. METODOLOGÍA

El desarrollo del laboratorio se organizó en tres etapas, correspondientes a diferentes configuraciones del transistor JFET en DC y AC: *polarización fija*, *autopolarización* y *polarización por divisor de tensión*. El objetivo general fue analizar el comportamiento del transistor J112 y validar los conceptos teóricos mediante simulaciones y mediciones experimentales.

A. Caracterización del componente

Previo al armado de los circuitos, se procedió a identificar los terminales del JFET canal N modelo J112 utilizando un multímetro digital. Esta identificación fue contrastada con la hoja de datos del fabricante, donde se extrajeron los parámetros eléctricos más relevantes, tales como la corriente de saturación I_{DSS} , el voltaje de estrangulamiento V_P , las tensiones máximas admisibles en Gate y Drain, y la temperatura máxima

de operación. Esta caracterización fue fundamental para la elección de puntos de operación adecuados en cada configuración.

B. Ensamble y análisis del Circuito 1: Polarización fija como interruptor

Este montaje se realizó sobre una placa protoboard utilizando resistencias, capacitores y una fuente DC de 10 V, tal y como lo indica el circuito de referencia. La configuración planteada permitió trabajar el JFET como interruptor digital, analizando su comportamiento en función de la variación del voltaje VGG. Se calcularon teóricamente los parámetros V_S , V_D , V_G , V_{DS} , V_{GS} e I_D , aplicando el modelo cuadrático del transistor con $V_P = -1.25V$ y el valor mínimo de I_{DSS} especificado. Luego se realizaron simulaciones del circuito en Matlab ajustando las curvas de transferencia al comportamiento ideal.

Experimentalmente, se midieron las tensiones mencionadas y la corriente de drenador utilizando multímetro digital y osciloscopio, permitiendo comparar los puntos de corte y saturación teóricos, simulados y reales. Se graficaron los puntos de operación obtenidos para cada caso.

C. Ensamble y análisis del Circuito 2: Autopolarización

En este caso, el circuito se diseñó con una configuración de autopolarización que permite estabilizar el punto Q sin necesidad de voltajes negativos. Se realizó primero un análisis teórico, incluyendo el cálculo de impedancia de entrada Z_i , impedancia de salida Z_o , ganancia de voltaje A_v y transconductancia g_m , considerando $r_d = 10R_D$. Luego se simuló el circuito en Matlab empleando modelos ajustados del JFET J112. Para el análisis en AC, se inyectaron señales sinusoidales de 100 mVpp con offset de 100 mV a frecuencias de 1 Hz, 10 Hz, 100 Hz, 1 kHz, 10 kHz y 1 MHz utilizando un generador de funciones. Las señales en Source y Drain fueron monitoreadas con un osciloscopio para observar el efecto de la frecuencia en la ganancia y el desfase. Se documentaron y analizaron las diferencias entre la respuesta del circuito ante señales de baja y alta frecuencia.

D. Ensamble y análisis del Circuito 3: Polarización por divisor de tensión

Finalmente, se implementó un circuito con polarización por divisor resistivo. Esta configuración permite establecer una tensión fija en la puerta del transistor, mejorando la estabilidad del punto Q. Se calcularon los mismos parámetros que en la sección anterior tanto en DC como en pequeña señal, y se replicó el circuito en Matlab. La señal de entrada fue la misma utilizada previamente y las observaciones se centraron en la comparación entre señales de entrada, drenador y source, especialmente su amplitud, desfase y respuesta en frecuencia. Al igual que en los casos anteriores, se utilizaron instrumentos de medición para recolectar los datos experimentales y se contrastaron con los cálculos teóricos y resultados simulados.

E. Registro documental y validación

A lo largo de la experiencia, se tomaron fotografías de los montajes experimentales, capturas del osciloscopio y de las simulaciones realizadas. Todos los archivos generados fueron organizados en una carpeta compartida como parte de la entrega final. El análisis comparativo entre datos teóricos, simulados y prácticos permitió validar el comportamiento del transistor JFET en cada una de las configuraciones propuestas y evaluar las ventajas y limitaciones de cada enfoque.

VI. RESULTADOS

En este apartado se presenta y analiza cada resultado obtenido mediante la práctica, los cuales incluyen mediciones experimentales, cálculos teóricos y su respectiva comparación. Considerando que para los tres circuitos implementados se realizó una metodología similar, respetando las características de las distintas configuraciones.




Fig.15 Pines del transistor

Se utilizó la configuración de los pines tal como se muestra en la figura "Pines del transistor", representando lo siguiente: 1 = drain, 2 = source y 3 = gate. Para identificarlos en el transistor de forma física se utilizó un multímetro digital. Se colocó el multímetro en modo prueba de diodos. Se determinó la compuerta (3) como la terminal que presenta polarización inversa respecto a las otras dos (drenaje y fuente), es decir, marcando una caída de tensión solo en un sentido. Luego, para diferenciar drenaje (1) y fuente (2), se intercambiaron las puntas del multímetro entre las dos terminales restantes. La que mostraba un valor levemente menor al invertir la polaridad se asumió como la fuente.

Por otro lado, para los cálculos teóricos se utilizó en todos los casos una I_{dss} de 2 mA y un V_p de -1,25.

JFET en polarización fija como interruptor:




Fig.16 Ensamblaje - JFET como interruptor

La presente imagen muestra la configuración de los componentes a la hora de realizar el ensamble físico del sistema. El procedimiento de la conexión ya fue explicado en el apartado anterior.

Circuito en DC:

Para el estado de encendido del JFET se parte del principio de que V_{gs} debe ser igual a 0, por lo que la fuente V_{gg} se establece en 0.

$$I_d = I_{dss} \times \left(1 - \frac{V_{gs}}{V_p}\right)^2 = 2mA \times \left(1 - \frac{0}{-1,25}\right)^2 = 2mA \quad (1)$$

$$V_g = V_{gg} = 0 \quad (2)$$

$$V_s = 0 \rightarrow \text{conectado a tierra} \quad (3)$$

$$V_{gs} = V_g - V_s = 0 \quad (4)$$

$$V_d = V_{dd} - (V_{led} + I_d \times R_d) = 10V - (2 + 2mA \times 2k\Omega) = 10V - (2 + 4) = 4V \quad (5)$$

$$V_{ds} = V_d - V_s = 4V \quad (6)$$

Mientras que para los cálculos del transistor en estado desactivado (off), se debe colocar a la fuente V_{gg} en un valor mayor o igual al de V_p , sabiendo que la fuente se encuentra en serie al pin gate del transistor y el pin source se conecta a tierra, V_{gs} toma el valor de V_{gg} .

$$I_d = I_{dss} \times \left(1 - \frac{V_{gs}}{V_p}\right)^2 = 2mA \times \left(1 - \frac{-1,25}{-1,25}\right)^2 =$$

$$2mA \times (1 - 1)^2 = 0A \quad (7)$$

$$V_g = V_{gg} = V_p = -1,25 \quad (8)$$

$$V_s = 0 \rightarrow \text{conectado a tierra} \quad (9)$$

$$V_{gs} = V_g - V_s = -1,25 \quad (10)$$

$$V_d = V_{dd} - (V_{led} + I_d \times R_d) = 10V - (2 + 0 \times 2k\Omega) = 10V \quad (11)$$

$$V_{ds} = V_d - V_s = 10V \quad (12)$$

TABLE II

JFET EN POLARIZACIÓN FIJA COMO INTERRUPTOR - VALORES PRÁCTICOS/TEÓRICOS/SIMULADOS

Caso	Estado	I_d (mA)	V_g (V)	V_s (V)	V_{gs} (V)	V_d (V)	V_{ds} (V)
Teórico	ON	2	0	0	0	4	4
	OFF	0	-1,25	0	-1,25	10	10
Práctico	ON	3,95	0	0	0	0,136	0,136
	OFF	0	-3,59	0	-3,59	8,47	8,47
Simulación	ON	1,89	0,000049	0	0,000049	4,39	4,39
	OFF	0,0012	-1,25	0	-1,25	9,43	9,43

En la presente tabla se observan los valores obtenidos mediante el cálculo teórico, práctico y simulado.

Si se analizan estos datos, se observa claramente una concordancia entre valores teóricos y prácticos, esto se debe a que las consideraciones utilizadas en los cálculos se implementaron a su vez en la simulación, como por ejemplo, una I_{dss} de 2 mA y un consumo de la led de aproximadamente 2 V.

Por otro lado, se presenta una clara diferencia entre los valores teóricos/simulados y los prácticos. Para comenzar, se destaca la diferencia entre los valores de V_g y V_{gs} en el estado Off, siendo -1,25 V en la parte teórica o simulada y -3,59 en la práctica. Sabiendo que en esta configuración el pin source del transistor está conectado a tierra y el pin gate se conecta directo a la fuente V_{gg} , se deduce que el valor de V_g y V_{gs} es el mismo que V_{gg} . Para que el JFET entre en el estado off (desactivado) la fuente de alimentación V_{gg} debe tomar un valor mayor o igual a V_p , en este caso se utilizó un V_p teórico de -1,25. Al realizar la práctica, se encontró que la led implementada en el circuito se apaga a partir de -3,59 V, lo que sugiere que el valor real de V_p del transistor es mayor al que se utilizó teóricamente, esta consideración da lugar a una explicación de las variaciones entre los cálculos.




Fig.17 Punto Q - JFET como interruptor

En esta gráfica se observa el punto Q del JFET en la correspondiente configuración. Los valores que indica la imagen corresponden a los obtenidos teóricamente.

JFET polarizado en autopolarización:




Fig.18 Ensamblaje - JFET en autopolarización

En esta figura se observa la implementación del segundo circuito, un JFET en autopolarización, en el laboratorio.

Circuito en DC:

Para esta configuración se utilizaron las siguientes ecuaciones y resultados:

$$V_{gs} = V_g - V_s = 0V - I_d \times R_s \quad (13)$$

$$I_d = I_{dss} \times \left(1 - \frac{-I_d \times R_s}{V_p}\right)^2 = 2mA \times \left(1 - \frac{-I_d \times 750\Omega}{-1,25V}\right)^2 =$$

$$2mA \times (1 - I_d \times 600A)^2 =$$

$$2mA \times (1 - 1200 \times I_d + 360k \times I_d^2)$$

$$0 = 2m - 3,4 \times I_d + 720 \times I_d^2$$

$$I_d = 0,698mA \quad (14)$$

$$V_s = I_d \times R_s = 0,698mA \times 750\Omega = 0,517V \quad (15)$$

$$V_g = 0 \quad (16)$$

$$V_{gs} = V_g - V_s = -0,517V \quad (17)$$

$$V_d = V_{dd} - I_d \times R_d = 18 - (0,698mA \times 1,5k\Omega) =$$

$$18V - 1,03V = 16,97V \quad (18)$$

$$V_{ds} = V_d - V_s = 16,97V - 0,517V = 16,45V \quad (19)$$

TABLE III

JFET POLARIZADO EN AUTOPOLARIZACIÓN - VALORES PRÁCTICOS/TEÓRICOS/SIMULADOS

Caso	I_d (mA)	V_g (V)	V_s (V)	V_{gs} (V)	V_d (V)	V_{ds} (V)
Teórico	0,69	0	0,52	-0,52	16,96	16,45
Práctico	5,18	0	2,59	-2,54	10,27	7,69
Simulación	0,72	0,001	0,54	-0,54	16,92	16,39

En esta tabla se presenta la comparación de los valores obtenidos en las diferentes instancias de la práctica. Primero se visualizan los valores teóricos, los cuales fueron previamente mencionados, luego, los valores obtenidos mediante la implementación física del circuito, y por último, los valores dados por la simulación.

Nuevamente se observan valores teóricos y simulados muy similares entre ellos, pero diferentes a los prácticos.

Debido a la incoherencia entre los valores, se decidió calcular el valor real de I_{dss} con los datos obtenidos mediante la implementación física.

Si despejamos el valor de I_{dss} de la ecuación de I_d hallamos que:

$$I_{dss} = \frac{I_d}{\left(1 - \frac{V_{gs}}{V_p}\right)^2} = \frac{5,18mA}{\left(1 - \frac{-2,54}{-1,25}\right)^2} = \frac{5,18mA}{1,065} = 4,864mA \quad (20)$$

El valor real de I_{dss} del transistor JFET es de 4,864 mA, pero considerando que los valores tomados no son extremadamente precisos, concluimos que el valor es aproximadamente 5 mA. Mientras que, en los cálculos teóricos se utilizó una I_{dss} de 2 mA, lo que resuelve la diferencia existente entre valores prácticos y teóricos/simulados.




Fig.19 Punto Q - JFET en autopolarización

En la imagen se observa el punto Q del JFET en autopolarización. Los valores que se observan en la gráfica son similares a los obtenidos teóricamente.

Circuito en AC:

Para encontrar de forma teórica los parámetros Z_i , Z_o , g_m y A_v en este circuito, se utilizó los valores previamente hallados en Dc y se consideró a r_d 10 veces mayor que R_d . A continuación, los cálculos teóricos:

$$g_m = \left| \frac{2 \times I_d}{V_p} \right| \times \left(1 - \frac{V_{gs}}{V_p}\right) = \left| \frac{2 \times 0,69mA}{-1,25} \right| \times \left(1 - \frac{-0,52}{-1,25}\right) = 1,12m \times 0,584 = 0,652mS \quad (21)$$

$$Z_i \sim R_g = 1M\Omega \quad (22)$$

$$Z_o = R_d // r_d = \frac{1,5k \times (1,5k \times 10)}{1,5k + (1,5k \times 10)} = 1,36k\Omega \quad (23)$$

$$A_v = -g_m \times Z_o = -0,652mS \times 1,36k\Omega = -0,887 \quad (24)$$




Fig.20 Señal de entrada vs señal del source - JFET en autopolarización

En esta imagen se observan dos señales, la que se representa con color amarillo refleja la señal de entrada al circuito (fuente AC) mientras que, la que se ve en color azul, muestra la forma de onda del pin source del JFET.

Si se analiza la imagen, se puede apreciar que ambas señales están en fase. La señal del source presenta un pequeño desplazamiento en DC, esto se debe al voltaje V_s , lo cual explica porque está centrada en 0,6V, considerando que el valor de V_s es de 0,52 V y que la señal de entrada tiene un offset de 0,1 V.

Por otro lado, se observa que la señal de entrada tiene mayor amplitud que la del source. Esto se debe a que el JFET introduce una retroalimentación negativa mediante la resistencia R_s , por lo tanto, cualquier aumento en la corriente I_d genera una caída adicional en R_s , que tiene como consecuencia la reducción de V_{gs} limitando la conducción, atenuando la señal en el source.




Fig.21 Señal de entrada vs señal del drain - JFET en autopolarización

En esta figura vemos la señal de entrada (azul) y la señal del drain (amarillo). Considerando que la ganancia dio un valor de -0,887, es correcto que la señal del drain tenga una inversión de fase, además, se nota que la señal de salida es mayor a la de entrada. La ganancia nos indica que la señal del drain debería ser 0,887 veces más grande que la señal de entrada, lo que parece concordar con la imagen.

Las señales se midieron tanto en simulink como en la práctica. Para hacerlo con el montaje en físico y observar correctamente las señales se utilizó un osciloscopio, las imágenes extraídas se encuentran en la carpeta de evidencias - fotos/videos - JFET polarizado en autopolarización.

Por último, se analizó la respuesta del circuito frente a una señal de entrada de 100 mV pico a pico con un offset de 100 mV y variaciones en la frecuencia. Se observó que, a 1 Hz, la ganancia es demasiado baja. La alta impedancia reactiva de los capacitores de entrada, salida y desacople impidió el paso efectivo de la señal. A 10 Hz se notó una pequeña mejora, pero la ganancia seguía siendo reducida. A partir de 100 Hz, la señal

se amplificó correctamente y el circuito presentó un funcionamiento adecuado. En 1 kHz y 10 kHz se alcanzó una respuesta estable, con una ganancia adecuada y sin distorsión notable. Sin embargo, al incrementarse la frecuencia a 1 MHz, la ganancia disminuyó considerablemente debido a capacitancias internas entre terminales del JFET, lo que limitó su funcionamiento como amplificador en frecuencias elevadas.

JFET polarizado en divisor de tensión:




Fig.22 Ensamblaje - JFET con divisor de tensión

Esta imagen refleja la conexión utilizada para el último circuito, un JFET polarizado por un divisor de tensión.

En este caso, se pueden observar más resistencias de las necesarias. No se utilizaron las resistencias correspondientes debido a falta de las mismas, por lo que se llegó a esos valores aplicando resistencias en serie o paralelo. Para la resistencia de 110k Ω se utilizó una resistencia de 100k Ω en serie con una de 10k Ω . Para la de 2,2 k Ω , se implementó la conexión en serie de una resistencia de 2k Ω y una de 200 Ω . El mismo caso para R_s , en lugar de utilizar una sola resistencia de 1,1k Ω se conectó en serie una de 1k Ω y 100 Ω . Por último, el equivalente a R_1 (910 k Ω), fue reemplazado por una resistencia de 1M Ω en paralelo con 1k Ω , si bien este no es el valor exacto, fue la solución más cercana con respecto a los materiales disponibles.

Circuito en DC:

Tras realizar el mismo procedimiento que en el circuito anterior (*JFET polarizado en autopolarización*), los valores encontrados para la corriente de drenaje, los cuales surgen de una ecuación cuadrática, son 3,06 mA y 3,15 mA. Estos valores no son físicamente posibles ya que estamos asumiendo que la I_d máxima cuando V_{gs} es igual a cero es de 2 mA, por lo que, no puede haber valores de corriente mayores a este. Debido a esto, se entiende que el transistor no se encuentra en zona activa, el mismo puede definirse en modo óhmico o en corte. Los cálculos partiendo de esta información se asumen con $I_d = I_{dss} = 2$ mA.

$$V_s = I_d \times R_s = 2 \text{ mA} \times 1,1 \text{ k} \Omega = 2,2 \text{ V} \quad (25)$$

$$V_g = V_{dd} \times \frac{R_2}{R_1 + R_2} = 20 \times \frac{110 \text{ k} \Omega}{910 \text{ k} \Omega + 110 \text{ k} \Omega} = 2,157 \text{ V} \quad (26)$$

$$V_{gs} = V_g - V_s = 2,157 \text{ V} - 2,2 \text{ V} = -0,043 \text{ V} \quad (27)$$

$$I_d = 2 \text{ mA} \times \left(1 - \frac{-0,043 \text{ V}}{-1,25 \text{ V}}\right)^2 = 2 \text{ mA} \times (0,968)^2 = 1,87 \text{ mA} \quad (28)$$

$$V_d = V_{dd} - I_d \times R_d = 20 - 1,87 \text{ mA} \times 2,2 \text{ k} \Omega = 15,89 \text{ V} \quad (29)$$

$$V_{ds} = V_d - V_s = 15,89 \text{ V} - 2,2 \text{ V} = 13,69 \text{ V} \quad (30)$$

Una vez obtenidos los valores, se aprecia que el transistor se encuentra en región óhmica, ya que cumple con las condiciones necesarias, como por ejemplo $V_{ds} < V_{gs} - V_p$.

TABLE IV

JFET POLARIZADO EN DIVISOR DE Tensión - VALORES PRÁCTICOS/TEÓRICOS/SIMULADOS

Caso	I_d (mA)	V_g (V)	V_s (V)	V_{gs} (V)	V_d (V)	V_{ds} (V)
Teórico	1,87	2,16	2,2	-0,043	15,89	13,69
Práctico	5,85	4,99	6,48	-1,45	6,98	0,387
Simulación	1,97	2,16	2,16	-0,01	15,67	13,51

En la tabla correspondiente se visualizan los datos obtenidos en cada categoría: teórica, práctica y simulada.

Se observan valores similares en la parte teórica y simulada, pero estos no concuerdan con los obtenidos prácticamente. Para explicar estas diferencias tenemos varios puntos, todos ellos fueron demostrados en apartados anteriores. Para empezar, se descubrió (apartado JFET como interruptor) que el V_p real del transistor no equivale a -1,25, valor que fue utilizado tanto para lo teórico como para lo simulado. Continuando con las razones, también se comprobó (apartado JFET en autopolarización) que la I_{dss} real del transistor utilizado no es de 2 mA, sino de aproximadamente 5 mA. Por último, como se mencionó anteriormente, no se usaron solo 4 resistencias para ensamblar el circuito, se utilizaron más resistencias con valores totales equivalentes a los requeridos. Estos motivos pueden explicar a la perfección porque existe una brecha de coincidencia entre los valores.




Fig.23 Punto Q - JFET en divisor de tensión

En esta imagen se visualiza la gráfica del punto Q en la respectiva configuración. Nuevamente, el valor que se observa es muy cercano al obtenido mediante cálculos teóricos.

Circuito en AC:

Los cálculos realizados para la parte de AC del transistor en división de tensión fueron los siguientes:

$$g_m = \left| \frac{2 \times I_d}{V_p} \right| \times \left(1 - \frac{V_{gs}}{V_p} \right) = \left| \frac{2 \times 0,187 \text{ mA}}{-1,25} \right| \times \left(1 - \frac{-0,043}{-1,25} \right) = 2,99 \text{ mS} \times 0,966 = 2,89 \text{ mS} \quad (40)$$

$$Z_i = R_1 // R_2 = \frac{910 \text{ k} \times 110 \text{ k}}{910 \text{ k} + 110 \text{ k}} = 98,14 \text{ k} \Omega \quad (41)$$

$$Z_o = R_d // r_d = \frac{2,2 \text{ k} \times (2,2 \text{ k} \times 10)}{2,2 \text{ k} + (2,2 \text{ k} \times 10)} = 2 \text{ k} \Omega \quad (42)$$

$$A_v = -g_m \times Z_o = -2,89 \text{ mS} \times 2 \text{ k} \Omega = -5,78 \quad (43)$$




Fig.24 Señal de entrada vs señal del source - JFET en divisor de voltaje

En la Fig. Se observa la comparación entre la señal de entrada y la obtenida en el terminal *source* del JFET en configuración por divisor de voltaje. La señal de *source* mantiene la misma fase que la entrada pero con menor amplitud, indicando una respuesta típica de realimentación negativa por resistencia en el *source*. Se evidencia además una componente DC que desplaza ligeramente el nivel de referencia.




Fig.25 Señal de entrada vs señal del drain - JFET en divisor de voltaje

En la Fig. 2 se representa la señal de entrada (azul) frente a la del drain (amarillo). En este caso, se observa una inversión de fase entre ambas, lo cual es característico del funcionamiento del transistor JFET en esta configuración. La salida está un poco atenuada y tiene una curva al inicio, lo cual probablemente se debe a cómo responde el circuito en frecuencia y al comportamiento del transistor cuando trabaja con señales variables.

Se obtuvo una ganancia de -5,78 para esta configuración, lo cual se puede corroborar con la anterior figura, el valor negativo se corresponde a la inversión de fase. Además, se puede observar una clara ganancia en la señal de drain, en comparación a la de entrada. Esto puede afirmar que el valor calculado es coherente.

Al igual que en el caso anterior se midieron las señales del montaje físico con un osciloscopio, por problemas de ruido, conexión o fallas del transistor no se pudo visualizar la señales drain y source, por lo tanto, no hay imágenes de las mismas.

Por otra parte, al aplicarse una señal de entrada de 100 mV pico a pico con un offset de 100 mV, se evaluó el comportamiento del circuito frente a variaciones de frecuencia. A 1 Hz, el amplificador no respondió adecuadamente: los capacitores de acople presentaron una alta reactancia, bloqueando la señal y el offset, por lo que la ganancia es relativamente poca para este tipo de configuración. A 10 Hz, aunque hubo una mejora, la ganancia seguía muy limitada por el mismo tema. A partir de 100 Hz, los capacitores comenzaron a comportarse como cortocircuitos para señales alternas, lo que

permitió una amplificación estable. En 1 kHz y 10 kHz, el circuito se comporta totalmente como amplificador, la ganancia se mantiene constante y sin distorsión, reflejando un funcionamiento correcto del JFET y los capacitores. Sin embargo, al llegar a 1 MHz, se observó una caída significativa en la ganancia, esto se debe a que el JFET pierde rendimiento por frecuencias altas.

VII. CONCLUSIONES

La presente práctica permitió reforzar el análisis teórico y experimental de amplificadores basados en transistores JFET. Esto se logró mediante la implementación de tres configuraciones distintas: JFET en polarización fija como interruptor, JFET en autopolarización y JFET en divisor de tensión. A través del desarrollo de cálculos teóricos, simulaciones y mediciones experimentales, se lograron verificar los conceptos fundamentales de funcionamiento de estos dispositivos en corriente continua (DC) y alterna (AC).

En primer lugar, el análisis del JFET como interruptor permitió verificar su funcionamiento en estado de corte y de saturación, siendo controlado mediante el voltaje V_{gs} . Se confirmó que cuando $V_{gs} = 0$ V, el transistor se encuentra en saturación y permite el paso de corriente desde el drenaje hacia la fuente, activando una carga conectada en serie, en este caso un LED. En cambio, al aplicar un V_{gs} igual o menor al voltaje de estrangulamiento V_p , el dispositivo se apaga completamente, funcionando como un interruptor abierto o desactivado. Las mediciones mostraron que el valor real de V_p fue diferente al utilizado teóricamente (-1.25 V), siendo cerca de -3.5 V, lo cual explicó las diferencias encontradas entre los resultados teóricos, prácticos y simulados. Esta sección de la práctica sirvió para comprender el uso del JFET como dispositivo de control digital en aplicaciones de conmutación.

En la configuración de autopolarización se observó un punto de operación estable, determinado por la caída de tensión en la resistencia de source (R_s). Esta caída generó un V_{gs} negativo necesario para la conducción del JFET. Se demostró que la participación del capacitor de bypass (capacitor del source) tiene una influencia directa en la ganancia del circuito en AC: su ausencia reduce la ganancia debido a la retroalimentación degenerativa introducida por R_s . La ganancia obtenida experimentalmente se aproximó a los valores teóricos, presentando algunas diferencias debido a las características físicas de los componentes y a la variación real de parámetros como I_{dss} y V_p . La respuesta en frecuencia mostró una ganancia creciente desde 10 Hz hasta 1 kHz, alcanzando un comportamiento estable y constante entre 1 kHz y 10 kHz. Sin embargo, a 1 MHz la ganancia disminuyó significativamente debido al efecto de las capacitancias internas del JFET, limitando su respuesta en alta frecuencia.

En el caso del divisor de tensión, se logró establecer una polarización más precisa del transistor gracias al uso de dos resistencias conectadas a la compuerta. Esta configuración demostró una mayor ganancia en AC, atribuida al desacoplamiento efectivo de R_s mediante el capacitor de bypass. Mediante la práctica, se verificó que el JFET operaba correctamente en la región óhmica, mostrando una inversión de fase en la señal de salida, correspondiente al comportamiento esperado de un amplificador por divisor de voltaje. La impedancia de entrada se mantuvo alta, determinada por el

paralelo del divisor resistivo, mientras que la impedancia de salida fue consecuencia del paralelo entre R_d y r_d . Al igual que en la configuración anterior, la respuesta en frecuencia evidenció un comportamiento eficiente hasta 10 kHz, con pérdida de ganancia a 1 MHz.

Una comparación directa entre ambas configuraciones indicó que la polarización por divisor de tensión nos permite una mayor ganancia, pero depende de la precisión de los componentes. En cambio, la autopolarización, si bien ofrece menor ganancia sin capacitor de bypass, es más estable frente a variaciones de parámetros del transistor.

Durante la práctica se detectaron diferencias entre los valores teóricos, simulados y experimentales, específicamente en los parámetros I_d , V_{gs} y V_{ds} . Estas diferencias se explican principalmente por la inexactitud de los datos asumidos (como $I_{dss} = 2$ mA o $V_p = -1.25$) frente a los valores reales del transistor utilizado (I_{dss} cercano a 5 mA y V_p a -3.5 V), lo cual fue identificado y corregido a partir de mediciones prácticas.

En síntesis, la práctica permitió comprender de manera integral el comportamiento de los transistores JFET en distintas configuraciones, estableciendo una relación directa entre teoría, simulación y experiencia de laboratorio. El estudio de su respuesta ante variaciones de frecuencia, y la importancia de la configuración de polarización en parámetros como ganancia, impedancia y estabilidad, aporta conocimientos clave para el diseño y análisis de amplificadores en electrónica analógica.

VIII. APÉNDICE

Apéndice I. código en python para realizar las gráfica de Q:

JFET en polarización fija como interruptor:

```
import numpy as np
import matplotlib.pyplot as plt

VP = -1.25
IDSS = 2e-3
VGS_ON = 0.0
VGS_OFF = -1.25

vgs_values = np.linspace(2 * VP, 0, 100)
id_shockley = IDSS * (1 - vgs_values / VP)**2

id_shockley[vgs_values > 0] = IDSS
id_shockley[vgs_values < VP] = 0

id_q_on = IDSS * (1 - VGS_ON / VP)**2
if VGS_ON < VP:
    id_q_on = 0
elif VGS_ON > 0:
    id_q_on = IDSS

id_q_off = IDSS * (1 - VGS_OFF / VP)**2
if VGS_OFF < VP:
    id_q_off = 0

plt.figure(figsize=(10, 6))
plt.plot(vgs_values, id_shockley * 1000, label='Curva de Transferencia JFET', color='blue')

plt.axvline(x=VGS_ON, color='green', linestyle='--',
label=f'Línea de Polarización ON ($V_{GS}$) =
```

```

{VGS_ON:.1f}V$')
plt.plot(VGS_ON, id_q_on * 1000, 'go', markersize=8,
label=f'Punto Q (ON): ({VGS_ON:.1f}V,
{id_q_on*1000:.2f}mA)')

plt.axvline(x=VGS_OFF, color='red', linestyle='--',
label=f'Línea de Polarización OFF ($V_{GS} = {VGS_OFF:.1f}V$)')
plt.plot(VGS_OFF, id_q_off * 1000, 'ro', markersize=8,
label=f'Punto Q (OFF): ({VGS_OFF:.1f}V,
{id_q_off*1000:.2f}mA)')

plt.title('Polarización Fija de JFET (como Interruptor)')
plt.xlabel('$V_{GS}$ (V)')
plt.ylabel('$I_D$ (mA)')
plt.grid(True)
plt.legend()
plt.ylim(bottom=0)
plt.show()

JFET polarizado en autopolarización:
import numpy as np
import matplotlib.pyplot as plt

VP = -1.25
IDSS = 2e-3
RS = 750
vgs_values = np.linspace(2 * VP, 0, 100)
id_shockley = IDSS * (1 - vgs_values / VP)**2
id_shockley[vgs_values < VP] = 0

id_bias_line = np.linspace(0, IDSS * 1.2, 100)
vgs_bias_line = -id_bias_line * RS

vgs_q = 0
id_q = 0
min_diff = float('inf')

for vgs_s in vgs_values:
    id_s = IDSS * (1 - vgs_s / VP)**2
    if vgs_s < VP:
        id_s = 0

    vgs_b = -id_s * RS

    current_diff = abs(vgs_s - vgs_b)
    if current_diff < min_diff:
        min_diff = current_diff
        vgs_q = vgs_s
        id_q = id_s

plt.figure(figsize=(10, 6))
plt.plot(vgs_values, id_shockley * 1000, label='Curva de
Transferencia JFET ($I_D$ vs $V_{GS}$)', color='blue')
plt.plot(vgs_bias_line, id_bias_line * 1000, label=f'Línea de
Polarización ($V_{GS} = -I_D \cdot R_S$,
$R_S={RS}\Omega$)', color='red', linestyle='--')
plt.plot(vgs_q, id_q * 1000, 'go', markersize=8,
label=f'Punto Q: ({vgs_q:.2f}V, {id_q*1000:.2f}mA)')
plt.title('Polarización por Autopolarización de JFET')
plt.xlabel('$V_{GS}$ (V)')

```

```

plt.ylabel('$I_D$ (mA)')
plt.grid(True)
plt.legend()
plt.ylim(bottom=0)
plt.xlim(left=2*VP, right=0)
plt.show()

JFET polarizado en divisor de tensión:
import numpy as np
import matplotlib.pyplot as plt

VP = -1.25
IDSS = 2e-3
VDD = 20
R1 = 910e3
R2 = 110e3
RS = 1100
VG = VDD * (R2 / (R1 + R2))

vgs_values = np.linspace(2 * VP, VG + 1, 100)
id_shockley = IDSS * (1 - vgs_values / VP)**2
id_shockley[vgs_values < VP] = 0

id_shockley = np.maximum(0, id_shockley)

id_bias_line = np.linspace(0, IDSS * 1.5, 100)
vgs_bias_line = VG - id_bias_line * RS

vgs_q = 0
id_q = 0
min_diff = float('inf')

for i in range(len(vgs_values)):
    vgs_s = vgs_values[i]
    id_s = id_shockley[i]

    id_from_bias_line = (VG - vgs_s) / RS

    current_diff = abs(id_s - id_from_bias_line)

    if current_diff < min_diff:
        min_diff = current_diff
        vgs_q = vgs_s
        id_q = id_s

if vgs_q < VP:
    vgs_q = VP
    id_q = 0
elif id_q < 0:
    id_q = 0
    vgs_q = VG

plt.figure(figsize=(10, 6))
plt.plot(vgs_values, id_shockley * 1000, label='Curva de
Transferencia JFET ($I_D$ vs $V_{GS}$)', color='blue')
plt.plot(vgs_bias_line, id_bias_line * 1000, label=f'Línea de
Polarización ($V_{GS} = V_G - I_D \cdot R_S$)',
color='red', linestyle='--')
plt.plot(vgs_q, id_q * 1000, 'go', markersize=8,
label=f'Punto Q: ({vgs_q:.2f}V, {id_q*1000:.2f}mA)')
plt.title('Polarización por Divisor de Tensión de JFET')

```

```
plt.xlabel('$V_{GS}$ (V)')
plt.ylabel('$I_D$ (mA)')
plt.grid(True)
plt.legend()
plt.ylim(bottom=0)
plt.xlim(left=2*VP)
plt.show()
```

IX. EVIDENCIAS

S. Modernell, V. Etchevery, y G. Sosa,
 [https://drive.google.com/drive/folders/1o0b_lkfp93SjwdLger_l-mmVqXl3lh8
 T]. [Accedido: Junio, 2025]

REFERENCIAS

[1] Boylestad, R. L., & Nashelsky, L. (2009). *Electronic devices and circuit theory* (10th ed., Trans. A. Fernández). Pearson Education de México.